職位信息
1.  負(fù)責(zé)模擬團(tuán)隊(duì)管理及日常工作分配等
 
2.  負(fù)責(zé)CIS 芯片的系統(tǒng)層面模擬電路規(guī)格制定，電路設(shè)計(jì)
 
3.  負(fù)責(zé)與其它相關(guān)部門的溝通協(xié)調(diào)，不限于其它設(shè)計(jì)團(tuán)隊(duì)
 
4.  負(fù)責(zé)新技術(shù)，新方向的調(diào)研，并提供專業(yè)的建議
 
5.  負(fù)責(zé)新進(jìn)工程師的培訓(xùn)
 
6.  負(fù)責(zé)模擬電路疑難問題的解決
 
 
 
1.  Responsible for Analog team management & job dispatch
 
2.  Responsible for CIS chip analog circuit system design，spec
 
3.  Responsible for communication with other related teams
 
4.  Responsible for new technology, directions study
 
5.  Responsible for new engineers training
 
6.  Responsible for analog design issue solving
 
 
 
崗位要求：
 
1.10年以上模擬設(shè)計(jì)經(jīng)驗(yàn)，最好有5年以上CIS 模擬電路設(shè)計(jì)經(jīng)驗(yàn)，有領(lǐng)導(dǎo)團(tuán)隊(duì)經(jīng)驗(yàn)
 
2.2年以上CIS ADC 電路設(shè)計(jì)經(jīng)驗(yàn)
 
3.2年以上混合信號(hào)，高速接口,PHY 經(jīng)驗(yàn)
 
4.可以理解并處理相關(guān)數(shù)字電路
 
5.良好的Cadence 模擬設(shè)計(jì)EDA 工具技巧
 
6.英文聽說讀寫能力，可用英語進(jìn)行日常交流及技術(shù)討論
 
 
 
1.Over 10 years Analog Design Experience，Over 5 years CIS design experience is perferred
 
2.Over 2 years ADC(for CIS) design Experience
 
3.Over 2 years Mixed Signal Hi-Speed i/f PHY design Experience
 
4.Can handle Digital Design
 
5.Good EDA Skill (Cadene Analog Design Environment)
 
6.English Skill ( Daily conversation and technica discussion )